芯華章發(fā)布高性能FPGA雙模驗(yàn)證系統(tǒng)

12月4日消息,國內(nèi)系統(tǒng)級(jí)驗(yàn)證EDA解決方案提供商芯華章正式發(fā)布高性能FPGA雙模驗(yàn)證系統(tǒng)樺捷HuaPro P2E,以獨(dú)特的雙模式滿足系統(tǒng)調(diào)試和軟件開發(fā)兩方面的需求,解決了原型驗(yàn)證與硬件仿真兩種驗(yàn)證工具的融合平衡難題,是硬件驗(yàn)證系統(tǒng)的一次重大突破性創(chuàng)新,將極大助力軟硬件協(xié)同開發(fā),賦能大規(guī)模復(fù)雜系統(tǒng)應(yīng)用創(chuàng)新。

作為新一代FPGA雙模驗(yàn)證系統(tǒng),樺捷HuaPro P2E通過統(tǒng)一軟硬件平臺(tái)支持硬件仿真與原型驗(yàn)證雙工作模式,幫助開發(fā)團(tuán)隊(duì)突破了傳統(tǒng)軟硬件驗(yàn)證工具的割裂限制。這得益于芯華章自主研發(fā)的一體化、全自動(dòng)HPE Compiler,支持大規(guī)模設(shè)計(jì)的自動(dòng)綜合、智能分割、優(yōu)化實(shí)現(xiàn),并支持深度調(diào)試、無限量、任意深度的信號(hào)波形采集、動(dòng)態(tài)觸發(fā)、內(nèi)存加載和讀取等多種調(diào)試能力。

HPE Compiler為HuaPro P2E融合多種驗(yàn)證場景打造了堅(jiān)實(shí)的技術(shù)基礎(chǔ),在實(shí)際測(cè)試中,可通過一鍵式流程縮短30%-50%的驗(yàn)證周期,從而大大降低開發(fā)成本,助力大規(guī)模系統(tǒng)級(jí)芯片設(shè)計(jì)效率提升。

極客網(wǎng)企業(yè)會(huì)員

免責(zé)聲明:本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿,凡在本網(wǎng)站出現(xiàn)的信息,均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性,但不保證有關(guān)資料的準(zhǔn)確性及可靠性,讀者在使用前請(qǐng)進(jìn)一步核實(shí),并對(duì)任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對(duì)有關(guān)資料所引致的錯(cuò)誤、不確或遺漏,概不負(fù)任何法律責(zé)任。任何單位或個(gè)人認(rèn)為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識(shí)產(chǎn)權(quán)或存在不實(shí)內(nèi)容時(shí),應(yīng)及時(shí)向本網(wǎng)站提出書面權(quán)利通知或不實(shí)情況說明,并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后,將會(huì)依法盡快聯(lián)系相關(guān)文章源頭核實(shí),溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。

2022-12-04
芯華章發(fā)布高性能FPGA雙模驗(yàn)證系統(tǒng)
12月4日消息,國內(nèi)系統(tǒng)級(jí)驗(yàn)證EDA解決方案提供商芯華章正式發(fā)布高性能FPGA雙模驗(yàn)證系統(tǒng)樺捷HuaPro P2E,以獨(dú)特的雙模式滿足系統(tǒng)調(diào)試和軟件開發(fā)兩方面的需求,解決了原型驗(yàn)證與硬件仿真兩種驗(yàn)證工具的融合平衡難題,是硬

長按掃碼 閱讀全文