新一輪科技革命吹響號(hào)角，Chiplet或成AI芯片關(guān)鍵“破局”點(diǎn)

科技云報(bào)道原創(chuàng)。

每一次科技創(chuàng)新的浪潮都是通過(guò)突破某一項(xiàng)先進(jìn)生產(chǎn)力要素，從而提升人類(lèi)生產(chǎn)效率所實(shí)現(xiàn)。

回望前三次科技革命的步伐，不難發(fā)現(xiàn)，一項(xiàng)先進(jìn)生產(chǎn)力從萌芽到被廣泛使用，其核心在于能否變革人類(lèi)的生產(chǎn)生活方式，帶來(lái)生產(chǎn)效率大幅提升。

3月2日，國(guó)務(wù)院副總理劉鶴在北京調(diào)研集成電路企業(yè)發(fā)展并主持召開(kāi)座談會(huì)。劉鶴指出，我國(guó)已形成較完整的集成電路產(chǎn)業(yè)鏈，在局部已形成了很強(qiáng)的能力。發(fā)展集成電路產(chǎn)業(yè)必須發(fā)揮新型舉國(guó)體制優(yōu)勢(shì)，尤其是我國(guó)擁有龐大的芯片消費(fèi)市場(chǎng)和豐富的應(yīng)用場(chǎng)景，這是市場(chǎng)經(jīng)濟(jì)下最寶貴的資源，是推動(dòng)集成電路產(chǎn)業(yè)發(fā)展的戰(zhàn)略性?xún)?yōu)勢(shì)。

Chiplet是平衡性能與成本的“靈丹妙藥”

當(dāng)前，摩爾定律逐步趨近于物理極限，新工藝制程發(fā)展雖然使得芯片的體積與性能不斷迭代，但同時(shí)也帶來(lái)了高昂的成本。

據(jù)IBS統(tǒng)計(jì)，28nm芯片的設(shè)計(jì)成本在4000萬(wàn)美元，16nm芯片設(shè)計(jì)成本約1億美元，而5nm芯片的設(shè)計(jì)成本更高達(dá)5.4億美元。

再繼續(xù)發(fā)展下去，先進(jìn)工藝的投入產(chǎn)出比已難以具備商業(yè)合理性，同時(shí)受制于光刻尺寸及晶圓廠良率，單芯片的面積也很難繼續(xù)延伸，未來(lái)芯片設(shè)計(jì)的成本將直接“勸退”中小廠商，甚至大廠也需要摸一下自己的口袋。

而Chiplet的出現(xiàn)則是給了整個(gè)行業(yè)一個(gè)新的思路，Chiplet技術(shù)可以將大型7nm設(shè)計(jì)的成本降低25%，5nm及以下的制程節(jié)省的成本更多，基于Chiplet架構(gòu)的芯片設(shè)計(jì)理念也逐步成為后摩爾時(shí)代提升芯片性能及算力的共識(shí)。

簡(jiǎn)單來(lái)說(shuō)，Chiplet技術(shù)就是對(duì)原本復(fù)雜的SoC芯片的解構(gòu)，將滿(mǎn)足特定功能的裸片通過(guò)Die-to-Die內(nèi)部互連技術(shù)與底層基礎(chǔ)芯片封裝組合在一起，類(lèi)似于搭建樂(lè)高積木一般，最后集成為一個(gè)系統(tǒng)級(jí)芯片，如采用28nm的芯片，通過(guò)Chiplet的方式，便可使其性能和功能接近16nm甚至7nm工藝的芯片。

這樣可以通過(guò)對(duì)不同功能模塊的芯片選用合適的制程工藝，從技術(shù)方面實(shí)現(xiàn)各功能的最優(yōu)化、成本的最小化、性?xún)r(jià)比的最大化、模塊復(fù)用的靈活化。

來(lái)源：SiP與先進(jìn)封裝技術(shù)

隨著 Chiplet小芯片技術(shù)的發(fā)展以及國(guó)產(chǎn)化替代進(jìn)程的加速，在先進(jìn)制程受到國(guó)外限制情況下，Chiplet為國(guó)產(chǎn)市場(chǎng)開(kāi)辟了新思路，有望成為我國(guó)集成電路產(chǎn)業(yè)逆境中的突破口之一。

根據(jù)Gartner預(yù)測(cè)，基于Chiplet方案的半導(dǎo)體器件收入將在2024年達(dá)到505億美元左右，2020-2024年間復(fù)合增速達(dá)98%。

近年來(lái)，國(guó)外廠商基于Chiplet技術(shù)在各領(lǐng)域都有所嘗試，利用Chiplet技術(shù)在自身CPU、GPU等通用芯片上的應(yīng)用已逐步商業(yè)化，可以將多顆不同工藝、不同功能的小芯片，通過(guò)2D、2．5D、3D等各種方式整合在一起，更靈活地制造大型芯片，當(dāng)前AMD推出的銳龍、霄龍?zhí)幚砥?，英特爾最新的酷睿、至?qiáng)處理器，都是典型的小芯片架構(gòu)，而蘋(píng)果M2 Max芯片通過(guò)“簡(jiǎn)單”的拼接，更加充分地展示出Chiplet在封裝互連技術(shù)、半導(dǎo)體制造和電路設(shè)計(jì)上的巨大想象空間。

放眼國(guó)內(nèi)，在先進(jìn)制程受到國(guó)外限制情況下，國(guó)產(chǎn)化替代進(jìn)程逐漸加速，Chiplet也為國(guó)內(nèi)廠商和市場(chǎng)開(kāi)辟了新思路，是僅有的幾種可滿(mǎn)足國(guó)內(nèi)日益增長(zhǎng)的大算力需求的方式之一，有望成為我國(guó)集成電路產(chǎn)業(yè)在逆境中的突破口。

同時(shí)，面對(duì)碎片化且預(yù)算有限的算力芯片需求，Chiplet可快速部署高性?xún)r(jià)比的工程化方案。

全球各大科技巨頭布局Chiplet工藝

以ChatGPT為代表的的AI應(yīng)用蓬勃發(fā)展，對(duì)上游AI芯片算力提出了更高的要求，頭部廠商通過(guò)不斷提升制程工藝和擴(kuò)大芯片面積推出更高算力的芯片產(chǎn)品。

2022年，英偉達(dá)發(fā)布H100采用4nm工藝達(dá)到INT8算力1513 TOPS。

然而伴隨摩爾定律逼近物理極限，制程升級(jí)和芯片面積擴(kuò)大帶來(lái)的收益邊際遞減，架構(gòu)創(chuàng)新或?qū)⒊蔀樘嵘酒懔α肀脔鑿降倪x擇。

2022年8月，國(guó)產(chǎn)廠商壁仞科技發(fā)布BR100 GPU，采用7nm制程+Chiplet技術(shù)，實(shí)現(xiàn)了高達(dá)2048 TOPS算力，創(chuàng)下全球GPU算力新紀(jì)錄。

來(lái)源：壁仞科技

研究顯示，當(dāng)5nm芯片的面積達(dá)到200mm2以上，采用5 Chiplets方案成本就將低于單顆SoC，并將大幅降低面積增加帶來(lái)的良率損失。

臺(tái)積電為Chiplet工藝的領(lǐng)軍者，在其3DFabricTM技術(shù)平臺(tái)下有CoWoS、InFO、SoIC三種封裝工藝。

其中，CoWoS工藝早在2016年就在英偉達(dá)Tesla P100 AI數(shù)據(jù)中心GPU上得到應(yīng)用，而AMD的最新GPU、CPU亦廣泛采用了該工藝。

除臺(tái)積電以外，三星、Intel等龍頭廠商亦各自推出了自己用于Chiplet的封裝技術(shù)，如三星I-Cube（2.5D封裝），X-Cube（3D封裝），英特爾EMIB（2.5D封裝），英特爾Foveros（3D封裝）。

此外，除了成本和良率端的優(yōu)勢(shì)，Chiplet技術(shù)帶來(lái)高速的Die to Die互連，使得芯片設(shè)計(jì)廠商得以將多顆計(jì)算芯粒集成在一顆芯片中，以實(shí)現(xiàn)算力的大幅提升。

蘋(píng)果M1 Ultra用了臺(tái)積電InFO_LSI工藝，將兩顆M1 Max進(jìn)行拼接，大幅提升整體性能。

前述的BR100則是采用臺(tái)積電CoWoS-S，將兩顆計(jì)算芯粒進(jìn)行并聯(lián)以實(shí)現(xiàn)算力提升。

中國(guó)版Chiplet技術(shù)標(biāo)準(zhǔn)亟待制定

作為一種互連技術(shù)，Chiplet與其他很多技術(shù)類(lèi)似，標(biāo)準(zhǔn)的制定對(duì)整個(gè)產(chǎn)業(yè)來(lái)說(shuō)意義重大。

就像樂(lè)高積木之所以能夠在全球風(fēng)靡，其中的一個(gè)重要原因就在于其積模件的標(biāo)準(zhǔn)化。

對(duì)于Chiplet來(lái)說(shuō)，能否進(jìn)一步向前發(fā)展，很大程度上取決于能否出現(xiàn)一種將不同芯片模型連接起來(lái)的標(biāo)準(zhǔn)接口。

對(duì)于我國(guó)的芯片產(chǎn)業(yè)來(lái)說(shuō)，積極擁抱國(guó)際標(biāo)準(zhǔn)是一個(gè)必選項(xiàng)，定制我國(guó)自己的Chiplet標(biāo)準(zhǔn)更是迫在眉睫。

時(shí)間退回到2020年8月，中科院計(jì)算所牽頭成立了中國(guó)計(jì)算機(jī)互連技術(shù)聯(lián)盟，重點(diǎn)圍繞Chiplet小芯片和微電子芯片光I/O（輸入/輸出）成立了兩個(gè)標(biāo)準(zhǔn)工作組，就前者而言，CCITA于2021年5月在工信部立項(xiàng)了Chiplet標(biāo)準(zhǔn)，即《小芯片接口總線技術(shù)要求》，由中科院計(jì)算所、工信部電子四院和國(guó)內(nèi)多個(gè)芯片廠商合作展開(kāi)標(biāo)準(zhǔn)制定工作。

小芯片接口標(biāo)準(zhǔn)制定集結(jié)了國(guó)內(nèi)產(chǎn)業(yè)鏈上下游60多家單位共同參與研究。

在去年12月16日舉辦的“第二屆中國(guó)互連技術(shù)與產(chǎn)業(yè)大會(huì)”上，首個(gè)由中國(guó)集成電路領(lǐng)域相關(guān)企業(yè)和專(zhuān)家共同主導(dǎo)制定的《小芯片接口總線技術(shù)要求》團(tuán)體標(biāo)準(zhǔn)，正式通過(guò)工信部中國(guó)電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會(huì)的審定并發(fā)布。

這是中國(guó)首個(gè)原生Chiplet技術(shù)標(biāo)準(zhǔn)，對(duì)于中國(guó)集成電路產(chǎn)業(yè)延續(xù)“摩爾定律”，突破先進(jìn)制程工藝限制具有重要意義。

這項(xiàng)標(biāo)準(zhǔn)描述了CPU、GPU、人工智能芯片、網(wǎng)絡(luò)處理器和網(wǎng)絡(luò)交換芯片等應(yīng)用場(chǎng)景的小芯片接口總線（Chiplet）技術(shù)要求，包括總體概述、接口要求、鏈路層、適配層、物理層和封裝要求等，以靈活應(yīng)對(duì)不同的應(yīng)用場(chǎng)景、適配不同能力的技術(shù)供應(yīng)商，通過(guò)對(duì)鏈路層、適配層、物理層的詳細(xì)定義，實(shí)現(xiàn)小芯片之間的互連互通，兼顧了PCIe等現(xiàn)有協(xié)議的支持，并列出了對(duì)封裝方式的要求。

截至目前，基于Chiplet架構(gòu)進(jìn)行芯片設(shè)計(jì)，但由于技術(shù)門(mén)檻較高，如果只靠自身完成全部設(shè)計(jì)，需要芯片廠商具備從芯片整體的架構(gòu)設(shè)計(jì)到其中并行或者串行物理層接口，甚至先進(jìn)封裝的能力，當(dāng)下只有Intel公司能做到；因此，在我國(guó)首先需形成完整的、面向Chiplet架構(gòu)設(shè)計(jì)芯片的社會(huì)分工，在此基礎(chǔ)上，形成Chiplet標(biāo)準(zhǔn)則更加重要。

在芯片工藝被國(guó)外“卡脖子”的情況下，很多人都認(rèn)為Chiplet是我國(guó)在芯片領(lǐng)域彎道超車(chē)的一個(gè)機(jī)會(huì)。

但不要忘了，在實(shí)際駕駛的過(guò)程中，彎道超車(chē)是要盡力避免的操作，在直線上加速超車(chē)才是正確的行為。

芯片產(chǎn)業(yè)的積累也不是短時(shí)間可以完成的，也不是靠抄近道、投機(jī)取巧可以實(shí)現(xiàn)的。

而國(guó)內(nèi)廠商要走“全自研”路線，仍需打磨很長(zhǎng)時(shí)間。

生成海報(bào)

免責(zé)聲明：本網(wǎng)站內(nèi)容主要來(lái)自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性，但不保證有關(guān)資料的準(zhǔn)確性及可靠性，讀者在使用前請(qǐng)進(jìn)一步核實(shí)，并對(duì)任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對(duì)有關(guān)資料所引致的錯(cuò)誤、不確或遺漏，概不負(fù)任何法律責(zé)任。任何單位或個(gè)人認(rèn)為本網(wǎng)站中的網(wǎng)頁(yè)或鏈接內(nèi)容可能涉嫌侵犯其知識(shí)產(chǎn)權(quán)或存在不實(shí)內(nèi)容時(shí)，應(yīng)及時(shí)向本網(wǎng)站提出書(shū)面權(quán)利通知或不實(shí)情況說(shuō)明，并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后，將會(huì)依法盡快聯(lián)系相關(guān)文章源頭核實(shí)，溝通刪除相關(guān)內(nèi)容或斷開(kāi)相關(guān)鏈接。