新思科技 IC Validator 獲三星4nm和5nm先進工藝技術認證

4月6日消息，新思科技近日宣布，其IC Validator物理驗證解決方案已獲三星晶圓廠5nm和4nm先進工藝技術的認證。作為新思科技Fusion Design Platform™和Custom Design Platform™的重要組成部分，IC Validator已協(xié)助眾多客戶成功實現(xiàn)圖形處理、增強虛擬現(xiàn)實、汽車和高性能計算等應用芯片的流片。

據(jù)悉IC Validator 是一套全面的高性能 Signoff 物理驗證解決方案，可以幫助客戶在從成熟到先進的各個工藝節(jié)點上，顯著提高其生產(chǎn)效率。IC Validator 采用業(yè)界先進的分布式處理算法，可擴展到超過 4,000 個 CPU 內(nèi)核。該工具的高性能和可擴展性實現(xiàn)了目前業(yè)內(nèi)領先的超大芯片的物理驗證簽收。數(shù)十億個晶體管的設計，一天內(nèi)完成設計規(guī)則檢查 (DRC)、布局與原理圖對照驗證 (LVS) 以及金屬填充的一次迭代。

IC Validator 物理驗證與 Fusion 設計平臺中的 Synopsys Fusion Compiler™ RTL-to-GDSII 解決方案以及 IC Compiler® II 布局布線系統(tǒng)，達成無縫集成。這種集成的融合技術通過在實現(xiàn)環(huán)境中實現(xiàn)獨立的 Signoff 質(zhì)量分析和自動修復，從而加速了芯片制造部門的設計收斂。

隨著客戶逐漸將5nm及以下工藝節(jié)點設計作為目標，物理驗證的復雜性急劇增加，其中涉及數(shù)十萬的設計規(guī)則和數(shù)以百萬計的操作。新思科技IC Validator可加速物理驗證收斂，以高精度極大地提高了三星先進工藝節(jié)點的生產(chǎn)率。

三星晶圓廠設計實現(xiàn)團隊副總裁Jongwook Kye表示：“工藝節(jié)點越低，設計復雜性越高，我們致力于通過技術創(chuàng)新來滿足客戶對于先進芯片設計的需求。 新思科技的IC Validator提供了業(yè)界領先的差異化解決方案，并已通過了我們可付諸生產(chǎn)的5nm和4nm技術認證。 IC Validator的創(chuàng)新功能和預測結(jié)果，結(jié)合三星晶圓廠的先進工藝技術，讓我們的共同客戶能夠在要求極為嚴苛的下一代應用中實現(xiàn)芯片成功。”

作為新思科技Fusion Design Platform和Custom Design Platform的關鍵組成部分，IC Validator為開發(fā)者提供全面的物理驗證解決方案，包括快速DRC檢查、可編程電氣規(guī)則檢查、虛擬金屬填充和可制造性設計增強能力，以及簽核精準的StarRC™集成以加速收斂。IC Validator的實時DRC檢查技術可為新思科技Custom Design Platform的實時DRC監(jiān)測提供按需驗證。

新思科技芯片設計事業(yè)部工程高級副總裁Raja Tabet表示：“處于領先地位的客戶已經(jīng)部署新思科技IC Validator以獲得競爭優(yōu)勢、實現(xiàn)更快的物理簽核，并不斷實現(xiàn)產(chǎn)品成功?，F(xiàn)在所有開發(fā)者都能放心并快速采用三星的5nm和4nm工藝，并結(jié)合新思科技的IC Validator創(chuàng)新技術，以獲得快速取得成果的優(yōu)勢，設計出高度差異化的創(chuàng)新產(chǎn)品”。

生成海報

免責聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準確性及可靠性，但不保證有關資料的準確性及可靠性，讀者在使用前請進一步核實，并對任何自主決定的行為負責。本網(wǎng)站對有關資料所引致的錯誤、不確或遺漏，概不負任何法律責任。任何單位或個人認為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實內(nèi)容時，應及時向本網(wǎng)站提出書面權(quán)利通知或不實情況說明，并提供身份證明、權(quán)屬證明及詳細侵權(quán)或不實情況證明。本網(wǎng)站在收到上述法律文件后，將會依法盡快聯(lián)系相關文章源頭核實，溝通刪除相關內(nèi)容或斷開相關鏈接。